海康威视面试经验

1.自己简单的自我介绍：

一面 海康是在钉钉面试，面试前会把进1面的人都拉到群里，你可以看到你的、同组有多少人，我当天面试的时候有2组一共33个人我是A组第13个，排到下午3点多，跟他的预计时间还是很吻合的，看不到前后的人的面试。到你之后会给你钉钉的视频请求，因为之前面试的大部分是腾讯会议，在电脑上进行，但是海康发过来的视频请求旨在手机显示，所以要提前准备好手机，最好有个之家有个支架。问题很简单，简单的测试基础问题，包括测试流程，测试用例等。因为我简历中的项目涉及到登录界面，面试官就直接问了测试经典面试题——这个问题很多公司都问，是测试这个岗位最最基础的问题。之后就没再问技术了（也有可能是我前面回答的比较流畅，就省去了一部分？），

整个面试大概分为了四轮：   我是在boss上投的简历，海康一招聘专员联系，其实我并不很低质加班，大小周等；毕竟年轻人嘛，就要有干劲；所以也就同意了面试；   第一轮电话面，其实也是技术面：交流的时间蛮久，大概一个半小时，期间聊了分布式（分布式缓存、分布式锁、分布式事务等）；分库、分表及项目中的应用；数据结构、GC算法、JVM底层原理等等；与面试官聊的也挺投机。   第二轮技术面：第二天打电话说电面过了，可以参加技术面；但是因为面试官出差，于是等了将近6天时间，毕竟我是在职的，所以也不急； 技术面是两位大牛同时面的，一位是项目组主管，一位是技术负责人；这里问的问题就比较深了，其中有几个问题自我感觉回答的一般；因为该项目组招聘的是偏监控业务研发；所以在并发、大数据这块展开的；比如说：zk选举大家都知道，但是在效率上偏低；能不能说下自己的思路，开发一套选举模式；反正所有问题不是问你原理，而是问底层实现，这也正常，毕竟只会纸上谈兵有什么用呢？二轮大概聊了70分钟左右。当时说的口干舌燥。第三轮hr面：紧接着就是hr面了，这块基本上没什么大问题，基本上就是聊些为什么离职，今后职业发展方向等问题，大概聊了30分钟的样子，后面就是回家等通知了；不过在回去的路上hr电话联系，又给邮箱发了一份性格测评，动机测评+性格测评=200题   第四轮hr电面：这里就比较纠结了，常理来说，接到hr电话应该是谈薪资了，但是我这里不是，又来一次hr电话面，期间聊了将近三十分钟，几乎与第三轮是重复的；额，难道我在性格上出现什么问题？但是hr面期间聊的还是非常开心的；之所以又打一次电话，我怀疑是，hr再次确认我的职业方向；因为我当前是项目负责人，而海康招聘的是技术人员（就是去撸代码的），担心我有落差吧。   ok，目前在等通知过程中，不清楚具体能否通过，感觉 过:否=7:3吧

岗位是杭州的首先，说明一下，海康威视是我特别想去的公司，所以从2020年开始就一直投递该公司的岗位。2021年3月13日又投了，一如既往的石沉大海。4月1日通知简历通过筛选，人力简单聊了下，约好4月6日面试4月6日面试，视频面试，听声音应该是三个面试官，都是用人部门。问了几个问题，感觉挺简单的，具体我也忘了。问了AD域、Exchange、反垃圾网关、Keepalive，这几方面的问题，具体问题忘了。感觉挺简单的，每个面试官都问了。剩余的还问了，公司具体的一些运维管理，软件正版化怎么做等问题。最后问了期望薪资，问了对加班的看法，对大小周的看法。4月22日通知我，面试过了，约好了4月23日的人力面试。人力就更轻松了，问为什么来杭州，期望薪资，对下一份工作有什么期望，希望从事管理还是从事技术，对未来的规划，有没有合适的offer了，之前工作经历的离职原因，对海康威视是否了解，反正就是闲聊。最后说了一下，该岗位需要进行背调，请提前准备。4月25日通知面试过了，offer需要走审批，介绍薪资构成。海康威视确实是我特别想去的公司，无奈薪资跟期望差距巨大，最终还是没同意去。现在想来，面试过程中，不止一次问过期望薪资，实际公司给的工资跟你的期望薪资没关系，主要就是根据面试情况进行定级，然后决定薪资（我在网上也看到了，有的同事这要说的，期望薪资和你的offer薪资没关系）唉，伤心。最后感谢海康提供的面试机会。

 一、自我介绍和项目经验面试开始，首先面试官要求我简要介绍自己和我的项目经验。我向面试官展示了我的技能和项目经历，特别强调了我在数字电路设计和 FPGA 开发方面的经验。二、数字电路问题面试官问我解释D触发器和 JK 触发器的区别。我简洁地解释了两者的工作原理和时序特性。面试官询问了我一个组合逻辑电路的设计问题：实现一个2-4译码器。我用 Verilog 代码给出了一个简单但完整的实现。三、FPGA 相关问题面试官问我 FPGA 是什么以及 FPGA 的优势是什么。我解释了 FPGA 的定义和它与 ASIC 的区别，并列举了 FPGA 的灵活性、可编程性和快速上市等优势。面试官询问 FPGA 内部资源的组成，以及 LUT 是如何工作的。我解释了 FPGA 由可编程逻辑块（CLB）、I/O块、时钟管理器和全局资源组成，并简要描述了 LUT 的查找表功能。四、FPGA 设计问题面试官给了我一个 Verilog 模块的代码，并要求我检查其中的潜在问题。我仔细阅读了代码，并指出了一个可能导致时序问题的地方，并提供了一些建议来改进代码。面试官让我描述一下 FPGA 的时序约束和如何设置它们。我解释了时序约束的重要性，以及如何使用约束文件来确保设计在时钟频率和时序要求下正常工作。五、开放性问题面试官问我在项目中遇到的最具挑战性的问题是什么，以及我是如何解决的。我向面试官详细描述了一个复杂的时序问题，并介绍了我通过优化代码和时序约束等方法成功解决的经历。面试官询问我在设计中遇到的性能瓶颈和优化策略。我提到了一个需要改进性能的模块，并说明了我通过并行化和优化算法等方式来提高设计性能的过程。

一共两轮面试，第一轮技术面面试官看上去是个三十左右的程序员，一开始拿到简历开始让我自我介绍，然后就开始问简历相关的东西了，看到我简历上写了用过SSM框架就开始问我Spring、SpringMVC和Mybatis的相关知识，简单讲了下spring的控制反转、自动装箱和mybatis构建动态SQL语句用的参数引用#{}和${}的区别，我说我通常就用前一种，也没了解过他俩之间的区别。最后开始问springmvc，我说我平时有个配置文件，我要做项目的时候就把它丢到eclipse里面去，也不太清楚底层实现，最后又问了一堆有的没的问题，着重问了下我实习时候做的电商类微信小程序，就结束了，让我拿着自己的信息表在外面接着等通知，共计30min吧。然后开始第二面HR面也就跟我聊了些项目中的经验，以及犯得什么错有什么收获之类的，总的来说比一面更简单也更放得开，最后聊了有大半个小时，薪资是写在面试信息表的最上面的，就没问。