版图工程师工作内容

1.本科学历，电子/微电子相关专业；   2.一年以上工作经验，熟悉ic设计基本流程；   3.熟练使用ic版图设计工具（熟练virtuoso 61者优先），熟悉cmos工艺流程；  4.有40nm或65nm设计经验者更佳；   5.良好的英语读写能力；  6.能严格遵守公司及客户公司的相关管理规章；  7.具有良好的沟通能力和团队合作精神，与同事及客户同事相处融洽，吃苦耐劳。

精控集成半导体成立于2020年，旨在依托团队深厚的行业积累服务以中国本土高速发展的半导体应用市场为中心的全球客户。公司专注设计和生产以高精度ADC/DAC为核心技术的各类控制电路，高压驱动，接口芯片，电源管理等标准和定制产品。我们竭力服务通讯，工业控制，医疗，仪器仪表和汽车等多个应用市场。公司总部位于深圳，在上海和印度班加罗尔设有研发中心。 我们非常欢迎与我们拥有共同价值观并致力于与我们共同成长的工程师加入。加入我们，除了有竞争力的薪酬和福利，以及丰厚的公司股权，您还将获得在模拟半导体方向快速职业发展的机会。 主要职责: -负责完整的顶层版图设计(analog-on-top/digital-on-top)，包括定义，指导和复核版图工程师团队的工作； -在芯片和block层级有被证实的布图规划、电源规划、面积和进度估算等方面的能力； -了解多个电压供应区块和相关的版图技术； -与设计工程师沟通完成必要的布局权衡设计工作，以搭建复杂的基于CMOS和BCD技术的模拟模块级版图； -满足严格的匹配、性能、面积和功率要求，同时满足PDV的设计要求； -参与分层规划(自上而下和自下而上)和集成工作； -配合数字信号研发，输入输出和静电释放设计，封装等工作； -识别故障电路和版图结构； -调试和主导解决物理设计套件问题，负责版图涉及到的DRC/LVS/ERC改进。 职位要求: -10年以上基于CMOS和BCD技术的芯片，block和芯片层级定制化模拟/混合信号版图设计的经验； -熟悉Cadence Virtuoso XL原理图驱动布图设计流程，Virtuoso布图规划，约束驱动布局和提取流程； -熟练使用Mentor graphics Calibre设计验证套件(DRC, LVS, ERC)，熟练的解译，调试和输出结果； -在设备匹配、同心结构、隔离、屏蔽、虚拟器件使用、寄生灵敏度、高速布线，以及芯片级电迁移、红外降、自热、交叉耦合电容和DFM实践等高性能模拟版图技术方面有丰富经验； -对芯片级别的封装需求和限制有良好的理解； -有PERL或SKILL脚本经验者优先考虑； -英语可以作为工作语言。

1. 负责与电路工程师沟通协作完版图设计工作； 2. 对版图设计进行DRC、DFM、LVS和ERC等检查； 3. 熟悉版图设计规则，避免ESD、闩锁效应及其他寄生影响； 4. 协助设计人员完成后仿真； 5. 完成各阶段设计文档的编写及存档。

工作职责： 1、负责IC版图设计相关工作，与电路设计工程师保持充分沟通，根据电路原理图进行模拟版图的设计，配合电路设计者进行版图优化； 2、完成版图物理验证（包括DRC、LVS、ERC、ANT），完成寄生参数提取，完成功能电路的IP化，并提供LEF、GDS等相关数据； 3、负责项目相关技术文档的撰写。 任职要求： 1、5年以上Layout经验，本科以上学历，半导体、微电子学、电子工程等相关专业优先； 2、熟练使用Layout画图工具和验证工具，掌握版图设计流程，具备CMOS 制造工艺知识，熟悉CMOS半导体工艺及版图层次，有流片经验优先； 3、具有较强的沟通能力和和良好团队合作能力。

要求会FintFet 具有模拟IP layout经验。

工作职责 1. Understand the Project`s Goal like the Schedule, Performance, DPW, Architecture and etc； 2.Understand the Circuit Key Point and the Pattern Risk Point； 3.Consider the Area, Peroformance and Process Risk Point； 4.Analysis the Competitors` Layout and Improve the own Layout； 5.Take care of the Circuit Key Point for the Good Performanane； 6.Co-Work with Device, PIE, OPC, Mask team and etc for PDK, IP, Ebeam and etc； 7.Ramp Up the New Empolyee to join the 。

岗位职责： 1、Floorplan布局规划、电源网络设计、CTS； 2、电压降分析，RC extraction等； 3、Timing closure； 4、面积优化。 任职资格： 1、本科及以上学历，微电子/电子工程/通信工程等相关专业； 2、3年以上工作经验； 3、拥有布局布线经验； 4、能够独立完成整个芯片P&R全流程及IR_Drop,STA,Low Power检查； 5、熟悉Tcl或者Perl等脚本语言； 6、熟悉Design Flows以及EDA工具软件； 7、熟悉Sign-off方法学以及STA/Power等方面的EDA工具软件的使用； 8、熟练使用DC,PT,Starrc,Qrc,Redhawk,Formality,Icc和Innovus等工具。

职位描述： 1.协同电路设计人员完成产品设计，负责模块级或chip级版图布局和设计、负责版图的物理验证、寄生参数提取及tapeout工作； 2.负责数字版图的PR及系统级版图的的总拼，负责版图相关文档的撰写 ； 3.负责流片后MASK的JDV确认以及版图改版工作 4. 负责版图设计流程优化和效率提升的工作 任职资格： 1： 微电子、通信或计算机等相关专业本科； 2： 2年以上集成电路版图设计相关经验； 3： 具有集成电路芯片版图相关专业知识，熟悉集成电路工艺流程； 4： 熟练操作EDA工具（Virtuoso layout，Laker, Star-RCX等）; 5： 精通办公自动化软件，具备英语口头和书面的应用能力； 6： 有较强的创新、沟通、协调能力，及团队合作精神； 7： 自我管理意识、学习能力强； 8： 有较强的责任心、抗压能力。

任职要求及职责描述： 1、负责模块版图及完整项目版图工作 2、与电路设计工程师保持充分沟通，完全理解设计版图设计的需求 3、完成版图相关文档：封装方案，FIB方案，改版记录等 职位要求： 1、微电子、集成电路、电子工程、电子通信等相关专业本科3年以上经验 2、对BCD工艺有较深的理解，对latchup，ESD有较深理解 3、熟练使用layout XL及使用版图验证工具完成DRC/LVS/LPE/XRC/ERC/PEX等 4、善于沟通、工作踏实、责任心强，有良好的团队协作能力，热爱版图工作

职责描述： 1、负责模拟/混合信号集成电路版图的设计：整体布局布图、子电路模块的设计和DRC/LVS等验证工作； 2、协助前端工程师进行后仿真网表的提取； 3、完成领导安排的其他工作。 任职要求： 1、电路、微电子、自动化等相关专业毕业，本科及以上学历; 2、有芯片布图经历者优先; 3、有DRC/LVS/LPE rule文件编写和修改经验者优先，有功率器件或抗辐照版图设计经验者优先 4、熟悉常用CMOS数模混合工艺制程，有高压设计经验者优先; 5、熟悉Linux操作系统环境，熟练使用Virtuoso、Calibre、Dracula等EDA工具进行电路版图设计和DRC/LVS/LPE等验证操作。