查看全部122条面经
最近更新时间:2018-11-30 18:30:29
匿名用户
面试了职位:FPGA开发
未通过
没有笔试,所以面试极其的难

话说威盛电子共有三面,两轮技术面,最后一轮hr面。第一面是个和善的姐姐,给我一张纸,一支笔,上来就说把自己的项目画个框图讲一下。讲完之后就根据简历问一下她不明白的地方。然后就说出去休息会,一会给通知。 没等几分钟,就通知去二面,二面据说是部门的技术总监,自然是问的特别专业特别难。毕竟威盛没有笔试,面试时自然问的就多了。

Q:用常用的逻辑门搭一个3位宽的计数器。
1条回答
Q:FIR滤波器和IIR滤波器的区别。
1条回答
2 年前 发布
2
评论 · 2
平宁岛光驱翻译专员
楼主能方便沟通下嘛?
巴厘岛笔筒分析师
感恩!

相关推荐

匿名用户
面试了职位:FPGA开发 - 上海
确定通过
面试中国电子科技集团第五十研究所
学校的推荐把简历直接发给研究所的,然后收到邮件问是否选择现场面试、远程面试等。我选择了现场面试。然后来学校面试,在学校附近的酒店。去了之后有个公司人员在一楼大厅,应该是HR,大概聊了一下,主要是公司的情况,环境薪资,待遇之类的。 然后被通知去楼上技术面。去了之后首先按照简历自我介绍了一下,我介绍的比较随意,主要把我做的项目比较细节性的说了一下。然后面试官依据我的简历情况问了一下,专业知识问的比较少,简历上的内容问的多。也问一些生活的情况。比如是不是愿意来上海,上海买房怎么办。最后一个问题问我在生活或工作中,曾经遇到的最大的问题或者挑战是什么,怎么解决的。
面试感受:很好;面试难度:有难度;面试来源:校园招聘
1个问题,1条回答
Q:问我在生活或工作中,曾经遇到的最大的问题或者挑战是什么,怎么解决的。
2 年前 发布
1
匿名用户
面试了职位:FPGA开发 - 北京
确定通过
2020届应届生招聘
目标南京展锐,十一回来,先是安排的线上笔试,题目有些难度但是问题不大,感觉你做多做多都会让你进面试的。笔试完两天通知去南大面试两轮,第一轮是HR面,就是很简单的聊了一下接触情况,由于面的比较晚所以会关注应聘者手里有什么offer。HR面完就去技术面,1v1,大概30分钟左右。问的都是基础性知识,比较简单通过。
1轮面试:笔试
面试感受:很好;面试难度:普通难度;面试来源:校园招聘
2 年前 发布
1
周同学
面试了职位:FPGA开发 - 北京
确定通过
面试:FPGA开发。给人感觉很亲切,面试难度挺大的,收到offer了。
流程很快,沟通也快。笔试时间大概70分钟,两部分,第一部分是专业笔试 包含简答题和编程题,我做的慢比较匆忙;第二部分是性格测试题。一对一技术面,自我介绍,介绍一下自己最熟悉的项目,简单描述一下各个模块,哪部分设计到流水线设计,项目中遇到的困难,等等,最后反问。30min左右。一对二技术面,自我介绍,项目详细描述,各个模块,项目实现效果等等,有点忘记了,反问。自我介绍,考研成绩、为何转专业,加班的看法等。面试官都很nice。小鸟流程很快不拖拉,这点很好。总之,面试不要紧张,一定要对自己的项目熟悉。
5轮面试:视频面试、笔试、部门主管面试、HR面试、其他
面试感受:很好;面试难度:困难;面试来源:BOSS直聘
2022-09-24 发布
匿名用户
面试了职位:FPGA开发 - 上海
未通过
从毕业到工作五年来被这货打破了七面七offer的战绩,也不知道一个大唐移动哪来的优越感
从毕业到工作五年来被这货打破了七面七offer的战绩,也不知道一个大唐移动哪来的优越感,面试上来就说:你做的项目都很简单,没什么难度。当时就来气了,忍下来。问个项目中的图像处理的部分,我说用高层次综合做的,他一脸懵(不知道高层次综合是啥)。他就纠结为什么不rtl,真的很2。 有个复位有关的,他又装道,你们fpga不是都高复位吗,我说也就7系列手册推荐高复位,其它的还是跟器件相关。跟他解释了几下后懒得跟他聊了,也不跟他客气了,他装的我都顶回去,随便敷衍两句结束。有些人螺丝钉当久了,真把自己当大神了。
面试感受:不好;面试难度:简单;面试来源:社会招聘
2 年前 发布
11
4698
面试了职位:FPGA开发 - 东莞
确定通过
【FPGA】面试分享
一面 一面的话是技术面,主要是自我介绍之后,聊简历内容,介绍项目比赛情况,项目难点,目前的商业化的和实验室的差距在哪里,一些专业知识的回答技术主管面,自我介绍,聊简历内容,介绍项目比赛情况,项目难点,画项目框图,问了GTH接口的速率,然后卷积模块内容,以及DSP+SRIO口的内容,讲一下论文内容,创新点是什么,职场规划,对公司的看法,以及日常生活,课外生活,对老师的看法
4轮面试:笔试、视频面试、电话面试、其他
面试感受:一般;面试难度:普通难度;面试来源:校园招聘
2 年前 发布
9351
面试了职位:FPGA开发 - 深圳
感觉没戏
FPGA开发面试一般,共2轮面试
SDRAM的问题,并且问题难度有所上升,又被问了读写效能的问题(这里注意,如果前面有问题没答上来,最好面试结束后去了解一下,以免被再次问到)我自然是没答上来,SDRAM设计难点主要在什么地方?刷新请求到来时,读数据处于突发模式时,数据未突发完,此时来了刷新请求,如果等待一次突发完成以后可能导致刷新请求不能得到及时的响应,这时该怎么办(一次突发如果中途被打断,会导致后面需要读写的数据丢失,所以一般等待突发结束在跳出当前状态)?然后又问了FPGA的内部组成?LE中查找表的实现原理?分布式RAM与块RAM有什么区别?查找表与触发器是怎么构成分布式RAM的?全局时钟域与局部时钟的区别?IOB的主要组成部分?建立时间不满足与保持时间不满足是由什么原因产生的,怎么解决,具体怎么做?
2轮面试:视频面试、笔试
面试感受:一般;面试难度:有难度;面试来源:内部推荐
2 年前 发布
面试流程:共经历了2轮面试
整体感受:不好
面试难度:困难
面试来源:校园招聘
公司对比
威盛电子(中国)有限公司

正在招聘

课程设计实习生2个职位

立即沟通