华为海思半导体IC验证工程师面试经验

开始自我介绍个人项目；项目来源；问覆盖率收集情况；测试用例和功能点有哪些；如何提升覆盖率；会不会断言，基本的语法；python会不会；c语言会不会，如何在多个c文件共享一个全局变量；

比较重视对验证的理解

海思-四轮面试（两轮技术专家面+一轮boss综合面试+HR面试）一面第一轮技术面，详细问做过的课题，会问到实验过程中遇到的问题等细节，还有觉得做研发工作需要具备哪些素质，导师会怎么评价你这些，大概半小时，直接给了当天的二面。二面第二轮综合面，主要考察抗压能力，遇到问题会怎么处理，为什么想去深圳等，一定要准备好体现自己有很强的抗压能力的例子。还有简历上写的东西都要熟悉，有话可讲，好多会被问到。第二轮聊了一个小时左右，问的挺多，虽然没过但是感觉挺有收获，可以再好好回顾一下以应对后续面试。

第一轮技术面，30分钟左右：先自我介绍，然后问了简历上写的项目，项目中遇到哪些困难，因为是远程面试我还主动提出展示了项目成果。然后问了一些数电和verilog的基础知识，包括verilog语言结构，阻塞非阻塞赋值，DFF，三分频怎么实现等。还问了一两句我本科芯片制作的事，包括芯片尺寸、模拟还是数字芯片之类的。 •第二轮综合面，15分钟左右：没有自我介绍，先问了简历投递的工作地址，然后问了我简历里的一个和FPGA相关的项目。建议大家一定准备好简历里面的所有写到的东西，因为我之前投的事硬件设计，所以该项目做的并不是很多，所以细节问起来都不太能答上，我就如实说了，然后再往我熟悉的项目上面引导。之后问了对华为的认识和了解，平时怎么解压，留学是不是自己准备的之类的。 两轮都是1V1远程面试，最后都会问你还有没有问题，建议可以问一些与工作岗位相关的。

电话初面，问了问简历上相关信息，让介绍了项目原理以及意义

验证岗（这里回答自己写过哪些phase的时候回答的不好，因为自己主要写的就是main phase，run phase，report phase这些组件不同还需要修改的，忘了说build phase和connect phase，然后她提示了我一下，我说这些是组件基本都会有的，所以只说了不同组件存在差别的，一时间没想起来，然后她表示理解） 然后让我反问问题，之后又闲聊了一会儿。 总体比较轻松，但是也有一两个答的不好，中规中矩。问完以后结束前她说如果你想来AMD，概率还是挺大的，这句话还挺意外的，希望有个好结果。

有点难度，今年秋招行情不好，挺困难的

主要针对项目问，

刚过一面，一面问了关于同步和异步复位电路的区别和优缺点，还有降低芯片功耗的方法，感觉答的不是很好，最后是用verilog写一个序列检测器，反而是最简单的，用状态机的三段式写一写就好了

一面 简单打电话聊了下研究生项目，问了些基本的知识点。但由于主要是asic我是材料方向，所以应该没有后续了