IC设计工程师面试概况
基于用户贡献的54条IC设计工程师面试经验统计分析得出,结果仅供参考。HR很热心,技术部面试不大好匿名用户
感觉没戏
主要是问问做过的项目,没有问具体的技术问题,估计感觉不合适,面试时间不长。也可能是自己没准备好,建议准备好关于自己项目的问题。
招的是实习生,但是要求不太符合学生匿名用户
感觉没戏
面试过程:
应聘的岗位是IC设计(实习)
1轮面试,先做题,1页硬件知识,2页编程...
因为是应届生,好多实际应用的硬件题不会。编程C语言都是改错题,更不会了
然后技术主管来面,主要是非常详细的聊你学校做过什么,面试官的要求是展现你很强的个人能力才行。
技术面试专业面试感觉都是像在聊天。匿名用户
未通过
1.笔试:网上测试,岗位报的数字IC设计,招聘启示写的FPGA研发,笔试只有一道数字电路的选择题,剩下的低频电子线路,电路分析,通信原理,随机过程,光纤通信,集成电路测试、封装考了一票,感觉很糟。本来以为会很专业的考察数字电路设计、有限状态机、异步同步设计、综合、静态时序分析,coding,FPGA/ASIC设计方法什么的,准备的全落空(满腹怨气)。
2.线上测评:就是行测的内容,没啥好说的。
3.专业面试:照着简历挨个问项目,然而问的很糙(个人推断面试我的两个面试官不是干这个的,也不是很懂),并没有单独考察技术问题,这一点让我很虚,不知道几个意思。感觉技术面试没有受到任何技术上的考验,感觉就是像在高交会给人科普你到底干了啥项目,有啥用。
4.综合面试:两个面试官告诉我别紧张,就是来聊天的,从高中毕业学校到研究生毕业学校聊了个遍,然后随意问了几个常见HR问题,你的优缺点,为什么选择中兴之类的。也算是侃侃而谈吧。还问我如果fail了让我猜测哪个环节出了问题,果断答笔试(满腹怨气)。然后又开始问项目,然而还是科普程度的问答。最后还问了个“怎么看待集成电路产业在后摩尔定律时代的发展”,这个妥妥撞老衲***口(老衲立项的一个基础研究项目就是干这个的),然后从特征尺寸到摩尔定律到beyond coms 到more than moore两个发展路线侃侃而谈,然后老衲还拿出自己的项目距离,指出beyond cmos任重道远,more than moore切实可行,异构计算SOC大势所趋BLABLABLA,内容详实论据充分(老衲立项答辩就是这么答的)。然后就没然后了...查看更多
聊了聊项目,然后是基础知识,估计得跪。匿名用户
感觉没戏
通知9点面试,提前半小时过去。面试前先问对ios,网络层感不感兴趣。。不懂。然后问了问项目,大致讲了下。然后问了问为什么有setup,hold time violation,跨时钟域处理方法,计算机网络有哪几层。。唉,本科学过,忘了。。最后就是问面试官问题了,随便问了问。估计得跪。...查看更多
2 年前 发布
2 做几道题目,问问简历内容匿名用户
感觉靠谱
面试过程:
进去后先笔试,然后面试。笔试都是些基础题,面试主要结合你的笔试结果进行问答,还有根据你的简历问你的项目经历
面试官很nice,没有紧张的氛围匿名用户
未通过
也没问太多专业问题,主要是基础的东西,准备的都没问。还是应该准备基础知识吧。工作地点有什么要求,然后有什么问题之类的
2 年前 发布
3 世芯电子面试经验交流匿名用户
确定通过
面试分三轮,首先电话面试,先随便聊聊,然后问你学过什么课程,重点问数电的一些基本知识。然后是笔试,笔试都是数字电路后端的东西,也是数电部分。最后是面谈,谈谈规划,和一些个人情况。
面试问了很多卷子上面的考题,考卷特别难。匿名用户
未通过
面试过程:
之前参加了笔试,笔试答的特别不好,因为题比较难,但是还是让去面试了。不过面试问的还是卷子上的问题。1自己准备不足 2看运气,因为据说有的人就没怎么问卷子上面的题。
【IC验证工程师】面经分享0548
感觉没戏
第一轮技术面,详细问做过的课题,会问到实验过程中遇到的问题等细节,还有觉得做研发工作需要具备哪些素质,导师会怎么评价你这些,大概半小时,直接给了当天的二面。第二轮综合面,主要考察抗压能力,遇到问题会怎么处理,为什么想去深圳等,一定要准备好体现自己有很强的抗压能力的例子。还有简历上写的东西都要熟悉,有话可讲,好多会被问到。第二轮聊了一个小时左右,问的挺多,虽然没过但是感觉挺有收获,可以再好好回顾一下以应对后续面试。...查看更多
面试:IC验证工程师。给人感觉很亲切,面试问题倒不难,告知通过了。阿拉丁
确定通过
找实习的时候,他们公司给我打过电话面,问题都比较基础,面试官人很好,会提示,一点点加深难度,最后也给了一些建议。今天做了笔试题,90分钟,手撕代码较多,觉得时间有点不够。1、总线有106根线,其中数据线有16根,系统时钟33Mhz ,求理论最高传输速度多少 MB/s2、c语言实现,定义一个 int 类型5行4列的数组。3、指针操作> ,=,<=,==在任何时候都能进行,对不对?错在哪4、c语言 Switch()语句,输入变量类型不能是什么?5、一个 SOC 包括 CPU,ROM,RAM ,串口,中断服务器,看门狗。①画出 SOC 框图 ②用 Verilog 描绘 SOC 出第一层的结构,需写明信号传递方向 ③列出不少于10条 test case 。后面还有3问,忘记了。这个题很懵。6、一个0101数据流,检测序列01101,当出现时,输出1,否则输出0。画出状态机,Verilog 实现这个状态机的功能。7、在给定的时序图上画出 setup time和 hold time8、Verilog 实现异步D触发器9、用握手的方法消除两极寄存器的跨时钟域传输,手撕 Verilog10、用 sv 实现,在 task 中同时运行三个已经定义的进程,其中任何一个进程结束时,打印 DONE 并退出 task ,分别用 fork-join,fork-joinany,fork-joinnone 实现...查看更多
IC验证工程师面试很好,共6轮面试3165
确定通过
面试的IC验证工程师岗位,已拿到offer笔试:全是和验证相关的基础知识,比较简单一面:应该是IC部门的同事,人非常的nice,主要聊了聊和面试岗位强相关的验证项目,问的比较细,但是难度不大。二面:可能是验证部leader,问了很多和设计相关的东西,毕竟做验证还是要懂一些设计的。目的不是为了难为人,主要还是要了解个人的专业能力,对于微电子科班出身的难度不大。三面:整个IC团队的leader,问了从本科到研究生的所有项目,包括本科毕设、研究生课题、研究生项目,问的非常细,如果不是自己亲手做的项目,肯定会被问倒。问了一个编程题,由于我手边没有准备纸笔,就直接进行了思路口述,问题不难很基础。最后聊了聊个人的兴趣爱好,比如游泳配速是多少,踢足球踢哪个位置,摄影用的相机是什么款(个人感觉是在考察你在简历上呈现的内容是否真实)。大佬毕竟是大佬,还给我详细解答了激光雷达芯片的情况,受益匪浅。测评:性格测试之类的,easy整体感受:公司求贤若渴,对人才很重视,整体面试流程专业细致,特别要说的是HR小姐姐人真的很nice也很专业,面试体验100分!...查看更多
面试:数字IC验证工程师。总体面试感觉不错,确实有一点难度,应该是没过。1386
感觉没戏
准备阶段:在面试前,我对公司的业务和数字 IC 验证工程师的工作职责进行了深入研究。我重点关注了公司的产品和技术方向,以确保我能够在面试中展现我对公司的理解和对职位的适应能力。面试环节一:自我介绍面试开始时,我被要求进行自我介绍。我简洁而明了地介绍了我的教育背景、实习经历和专业技能,重点突出了我的数字 IC 验证方面的经验。我确保自我介绍与我的简历相一致,强调了我在验证领域的热情和对挑战的迎接态度。面试环节二:技术问题1. 数字电路基础问题首先,面试官询问了一些数字电路的基础问题,包括逻辑门、寄存器和触发器等。我展示了我对数字电路基础知识的熟悉程度,并通过实际例子说明了这些概念在我的之前项目中的应用。2. 验证方法学面试中,我被问及我在数字 IC 验证中使用的方法学,包括模拟仿真和硬件验证。我详细介绍了我在 UVM(Universal Verification Methodology )中的经验,并讨论了在验证过程中的挑战和解决方案。3. 面向对象编程由于数字 IC 验证通常使用面向对象的编程方法,我被询问了我在面向对象编程方面的经验。我分享了我在使用 SystemVerilog和 Verilog 时的面向对象编程经验,以及在设计和维护测试环境时的一些最佳实践。面试环节三:项目经验面试官深入了解了我的项目经验,特别关注了我在之前的项目中如何解决挑战和协作的经历。我通过具体案例讲述了我在验证复杂数字电路时的项目经验,以及如何与团队协同工作以达到项目目标。面试环节四:提问环节在面试的最后,我有机会提问。我问了一些关于公司项目、团队合作以及未来发展方向的问题。这展示了我对公司的浓厚兴趣,以及我对团队文化和职业发展的关注。...查看更多
说明:IC设计工程师面试经验内容由看准用户自行上传,仅代表内容发布者个人观点。看准网对相关内容的展示并不代表认同其观点。请用户在使用相关信息或依据相关信息作出决策前自行进一步核实此类信息。