IC设计数字前端

投递

27-50K

算算到手工资

微信扫码算一算

成都不限本科全职

职位描述

职位描述：
1.数模混合IP和Chip前端设计、集成和实现；
2.根据需求定义IP或Chip SPEC规范以及chip架构；
3.负责RTL开发和仿真，Subsys/Chip整合；
4.负责综合以及相关前端流程；支持Chip-Back测试；针对功耗、性能、面积等需求，进行分析和优化。熟练掌握Verilog HDL；
5.熟悉ASIC设计流程（包括设计规范、架构及实现）；
（1）包括编码，综合，形式验证和静态时序分析
（2）与模拟、测试、应用工程师紧密合作完成工作内容
（3）有以下设计工具和设计流程知识：数字仿真器、综合工具、DFT、LEC、STA等
（4）协助测试和FPGA验证

职位要求：
1.硕士学历，4年以上ASIC/FPGA设计经验；
2.熟练掌握数字IC开发和设计流程(VCS/CDC/Synthesis/STA/Formal/Model Sim/Xilink ise/Intel Quartus…)，了解数模混合设计注意事项和基本流程；
3.具备一定的自动化脚本编写能力(TCL/Perl/Makefile/Python…)；
4.具备熟练英文读写能力和基本听说能力；
5.具备良好的自驱力、沟通能力以及团队合作精神；
6.具备常见的高速Serdes(USB/PCIE/MIPI)经验者优先；
7.熟悉SoC架构、时钟架构、功耗优化，PPA，总线协议(AMBA/I2C/UART…)优先。
8. 熟悉SYNOPSYS DC工具，数字电路综合设计分析，形式验证， STA时序分析，PT时序分析，熟悉数字MCU电路综合分析，优化设计，编写tcl综合脚本。
9. 指导和协助FPGA验证工程师，IC验证工程师， DFT工程师进行MCU芯片模块功能的RTL功能验证，形式验证，OCV分析，corner, mode设计分析，scan chain设计。
10. 协助与指导IC后端版图工程师， DFT工程师进行网表优化设计，电路综合优化设计工作。
11. 协助DFT工程师在芯片内部进行SCAN chain设计，测试验证，协助DFM进行工艺及芯片制造代工分析，及时更新后端网表DDC数据库信息。
12. RTL代码优化设计，FPGA的功能验证结果分析。
13. 编写RTL设计文档，芯片系统架构设计文档，芯片VERILOG代码功能的详细设计文档。

成都龙泉驿区绿地中心·468锦峰1101

广州睿琪信息科技有限公司相关的面试

富智康品保部的质量检测OQC

面试职位：普工-贵阳

8点50我们就到公司门口了，我打电话给李姐（通知我们面试的那个），她说刚下公交车，要我们等会。大概等了几分钟的样子，李姐就来了，她把我们带到公司的会议室，叫我们坐在那里等着。会议室里面有六个人，我和室友还有另外一个人（估计也是来面试的）坐在一排，坐在我们对面的是四个美女，还有一个男的（一看就知道是搞技术的），都在玩敲着自己的笔记本电脑。我还没有摸清是什么情况，我心里想对面那几个不会就是面试我们的面试官吧，看电视上面的求职节目都是一大堆人面试一个人，如果这样的话就惨了。她们都在忙自己的事，根本没有和我们交流，我们也坐在那里，都没有说话。我当时挺紧张的，不晓得她要我们做什么。自我简绍

...查看全文

面试结果：感觉靠谱

面试难度：一般

面试感受：一般

两年前

²⁰

喜欢android技术的

面试职位： Android-北京

一面是android技术人员来面，问了android有关的知识点，面试官人很好，回答的不好的给出了我一些建议。二面是技术负责人来面，问了一些android的framwork层的知识点，答得很不好，最后问了几个简单的算法题。总之自己准备不够充分，很棒的面试经历。 android handler流程和源码。activity的启动过程，链表的反转。

...查看全文