ASIC综合资深工程师

工作职责： 1. 负责书写模块和全芯片的时序约束； 2. 负责模块和全芯片综合、形式验证和静态时序分析； 3. 负责芯片的DFT设计与实现，支持ATE； 4. 实现前网表交付和后网表确认。 任职资格： 1. 电子、通信、计算机或相关专业硕士以上学历，有3年以上综合工作经验； 2. 精通Verilog语言； 3. 熟悉Tcl或Perl脚本； 4. 掌握综合流程和方法，了解全芯片综合策略； 5. 掌握静态时序分析流程和方法，有Timing Sign-Off经验者优先； 6. 熟悉DFT设计流程，掌握MBIST和SCAN设计，了解各种模拟IP电路测试设计； 7. 了解ATE的测试方法，有测试向量调试经验者优先； 8. 有40nm或更先进工艺芯片流片经验者优先； 9. 较强的英语读写能力； 10. 较强的分析和解决问题的能力； 11. 高度的责任心和敬业精神，良好的沟通能力和团队合作精神。