IC面试

准备阶段：在面试前，我对公司的业务和数字 IC 验证工程师的工作职责进行了深入研究。我重点关注了公司的产品和技术方向，以确保我能够在面试中展现我对公司的理解和对职位的适应能力。面试环节一：自我介绍面试开始时，我被要求进行自我介绍。我简洁而明了地介绍了我的教育背景、实习经历和专业技能，重点突出了我的数字 IC 验证方面的经验。我确保自我介绍与我的简历相一致，强调了我在验证领域的热情和对挑战的迎接态度。面试环节二：技术问题1. 数字电路基础问题首先，面试官询问了一些数字电路的基础问题，包括逻辑门、寄存器和触发器等。我展示了我对数字电路基础知识的熟悉程度，并通过实际例子说明了这些概念在我的之前项目中的应用。2. 验证方法学面试中，我被问及我在数字 IC 验证中使用的方法学，包括模拟仿真和硬件验证。我详细介绍了我在 UVM（Universal Verification Methodology ）中的经验，并讨论了在验证过程中的挑战和解决方案。3. 面向对象编程由于数字 IC 验证通常使用面向对象的编程方法，我被询问了我在面向对象编程方面的经验。我分享了我在使用 SystemVerilog和 Verilog 时的面向对象编程经验，以及在设计和维护测试环境时的一些最佳实践。面试环节三：项目经验面试官深入了解了我的项目经验，特别关注了我在之前的项目中如何解决挑战和协作的经历。我通过具体案例讲述了我在验证复杂数字电路时的项目经验，以及如何与团队协同工作以达到项目目标。面试环节四：提问环节在面试的最后，我有机会提问。我问了一些关于公司项目、团队合作以及未来发展方向的问题。这展示了我对公司的浓厚兴趣，以及我对团队文化和职业发展的关注。...查看更多

面试的IC验证工程师岗位，已拿到offer笔试：全是和验证相关的基础知识，比较简单一面：应该是IC部门的同事，人非常的nice，主要聊了聊和面试岗位强相关的验证项目，问的比较细，但是难度不大。二面：可能是验证部leader，问了很多和设计相关的东西，毕竟做验证还是要懂一些设计的。目的不是为了难为人，主要还是要了解个人的专业能力，对于微电子科班出身的难度不大。三面：整个IC团队的leader，问了从本科到研究生的所有项目，包括本科毕设、研究生课题、研究生项目，问的非常细，如果不是自己亲手做的项目，肯定会被问倒。问了一个编程题，由于我手边没有准备纸笔，就直接进行了思路口述，问题不难很基础。最后聊了聊个人的兴趣爱好，比如游泳配速是多少，踢足球踢哪个位置，摄影用的相机是什么款（个人感觉是在考察你在简历上呈现的内容是否真实）。大佬毕竟是大佬，还给我详细解答了激光雷达芯片的情况，受益匪浅。测评：性格测试之类的，easy整体感受：公司求贤若渴，对人才很重视，整体面试流程专业细致，特别要说的是HR小姐姐人真的很nice也很专业，面试体验100分！...查看更多

找实习的时候，他们公司给我打过电话面，问题都比较基础，面试官人很好，会提示，一点点加深难度，最后也给了一些建议。今天做了笔试题，90分钟，手撕代码较多，觉得时间有点不够。1、总线有106根线，其中数据线有16根，系统时钟33Mhz ，求理论最高传输速度多少 MB/s2、c语言实现，定义一个 int 类型5行4列的数组。3、指针操作> ,=,<=,==在任何时候都能进行，对不对？错在哪4、c语言 Switch()语句，输入变量类型不能是什么？5、一个 SOC 包括 CPU，ROM，RAM ，串口，中断服务器，看门狗。①画出 SOC 框图 ②用 Verilog 描绘 SOC 出第一层的结构，需写明信号传递方向 ③列出不少于10条 test case 。后面还有3问，忘记了。这个题很懵。6、一个0101数据流，检测序列01101，当出现时，输出1，否则输出0。画出状态机，Verilog 实现这个状态机的功能。7、在给定的时序图上画出 setup time和 hold time8、Verilog 实现异步D触发器9、用握手的方法消除两极寄存器的跨时钟域传输，手撕 Verilog10、用 sv 实现，在 task 中同时运行三个已经定义的进程，其中任何一个进程结束时，打印 DONE 并退出 task ，分别用 fork-join，fork-joinany，fork-joinnone 实现...查看更多

第一轮技术面，详细问做过的课题，会问到实验过程中遇到的问题等细节，还有觉得做研发工作需要具备哪些素质，导师会怎么评价你这些，大概半小时，直接给了当天的二面。第二轮综合面，主要考察抗压能力，遇到问题会怎么处理，为什么想去深圳等，一定要准备好体现自己有很强的抗压能力的例子。还有简历上写的东西都要熟悉，有话可讲，好多会被问到。第二轮聊了一个小时左右，问的挺多，虽然没过但是感觉挺有收获，可以再好好回顾一下以应对后续面试。...查看更多