FPGA开发面试

FPGA开发面试经验页提供了该职位近年来在全国各城市、企业的FPGA开发面试问题、面试难度、面试感受等信息。
2024-05-21 09:00:00 更新

FPGA开发面试概况

基于用户贡献的5FPGA开发面试经验统计分析得出,结果仅供参考。

面试难度

icon
“有难度”

面试感受

icon
“体验很好”

面试来源

校园招聘
80.0%
社会招聘
20.0%

FPGA开发面试经验

系统基于用户发布FPGA开发面试经验的内容丰富度、发布时间等维度,经过综合计算并自动排序后予以展示。
默认排序
只看精选
面试难度
面试感受
面试:FPGA开发。感觉上还是很不错的,题目中等难度,应会有好结果。
木星墨水笔芯商家运营
面试了职位:FPGA开发
确定通过感觉靠谱
本次面试感觉很好,因为是校招宣讲会,所以是先在学校进行过初面,问了些基本的情况,比如对后续工作有什么想法,公司的基本情况有疑问嘛,期望薪资,是否留(广州发展),家里人同不同意出远门。当天下午做了个简单的技术面还是根据简历写的项目来的,会挖掘的很深,主要还是面试官想了解你会什么以及你会的跟他们做的产品是否相关总体不错。...查看更多
2023-03-18 发布
面试:FPGA开发。细节还是很不错的,难度大概中等水平,告知通过了。
看准27180
面试了职位:FPGA开发
确定通过确定通过
到学校来招聘,技术有笔试,题目正常,人事简单聊了一下技术部门面试,很顺利
2023-03-22 发布
面试:FPGA开发。细节还是很不错的,问题比较简单,确认通过。
看准60017
面试了职位:FPGA开发
确定通过确定通过
一面 比较简单的群面,按照本科和硕士,职能和技术这些分开群面,没有什么难度基本就是介绍公司基本信息直接和一个工程师面试,主要是问了我研究生项目里面的内容,刚好项目里面有用到该公司要扩展的业务技术,问的东西很简单,全程就是我在简单介绍自己项目内容,最后和我商量愿不愿意去一个新成立不久的项目部,刚好和我想要的方向一致就答应了,面试官很有礼貌,整体感受还不错。过后全部人员面试完,HR花了半个小时整理名单当场就发了offer...查看更多
2022-09-23 发布
学生生涯第一面奉送给杰里,略失望
匿名用户
面试了职位:FPGA开发
未通过未通过
下午宣讲会完了后进行笔试(基本都是我们专业的人),笔试选的是数字电路设计的题,题目不难,晚饭过后就收到了面试通知,好像不招女生似乎,反正没有女生进入面试。就在一间教室,好像有三面。 第一面就是技术面罗,三个面试官拿着我的简历翻来拂去的,刚刚开始可能不够自信,说话声音小了点,这个要注意。就问了些项目的问题,感觉回答得还可以。不过还是其中一个面试官逮住了,问我简历得内容有点少,然后我就招供了我是学器件的,数字电路基本是自学的,之前的实习也是自己找的,然后就叫我简单解释了我做的方向,感觉还不错,结果最后中间的面试官(应该是掌话的)来一句,表现还可以,但很遗憾和我们公司的要求不匹配,心里凉了半截,也只能笑着说声谢谢出去了。 由于第二天就给OFFER,我们十几个面试的只招了我们实验室的两个模拟方向的(有好几个哥们面了3面还是没收到offer),第二天就签了两方,好像是12K-15K的样子。在我看来,小公司的要求更高,不容易进。 ...查看更多
2 年前 发布
3
难度一般,看个人发挥。
匿名用户
面试了职位:FPGA开发
确定通过感觉靠谱
笔试是模电数电的内容,还有C语言程序编程,最后上机是一个三分频,占空比为50%的程序,面试的话就问一下你做的项目,比较简单。
2 年前 发布

FPGA开发常见面试问题

项目经历
匿名用户
面试了职位:FPGA开发
未通过感觉没戏
如实回答 在简历的基础之上扩展开
2020-11-04 发布
来自沈阳上博智像科技有限公司的面试
时序约束
匿名用户
面试了职位:FPGA开发
确定通过确定通过
...查看更多
2020-10-30 发布
来自深圳市安健科技有限公司的面试
1:异步信号怎么处理,请你写出来
匿名用户
面试了职位:FPGA开发
确定通过感觉靠谱
脉冲同步法或者打两拍或者握手信号
2020-09-30 发布
来自华为的面试
低功耗设计问题
匿名用户
面试了职位:FPGA开发
未通过感觉没戏
...查看更多
2020-09-10 发布
来自全志科技的面试
讲一讲ddr相关?
匿名用户
面试了职位:FPGA开发
未通过未通过
这个太宽泛了,我这边只对接口部分了解点。。。
2020-10-09 发布
来自北京凯视达科技有限公司的面试

FPGA开发相似职位面试经验

随便写写
匿名用户
面试了职位:系统集成
确定通过确定通过
打着深交所上市公司名头,非常看不起应聘者。hr非常不专业,刚开始什么都不说,就让你去面试,等你买车票了准备过去时,又突然问你高考分数多少。到了公司,基本的工作时间都不说,就让你填写预期工资。我本以为是大小休,一天八小时,就写了6000左右,结果正式面试时,面试官说是一天12小时,月休4天,搞的我顿时一顿无语。然后说什么他们公司招了不少华科,武汉理工的应届生,前几天还淘汰了三四个。 接着,说他们公司给不了这么多工资,转正后可以给到,说我一两年内也无法上手帮他们研发石英相关的工艺啥的,我说对石英不了解,研发石英就相当于跨行。面试官说都是相通的,如果我想去,就去,不过要是无法满足他们要求,可能三个月后又要被淘汰。 我真想说,你们招人为何不考察清楚,什么淘汰不淘汰,拿别人当试验品啊,后来我说回家考虑考虑。后面过了一周左右,hr发信息问我考虑的怎么样了,我没回,又过了几天,专门电话问我考虑的怎么样了,我就直接拒绝了。 ...查看更多
2 年前 发布
公司待遇不咋地,要求还挺多。
匿名用户
面试了职位:系统集成
未通过感觉没戏
感觉有点坑,公司待遇不咋地,要求还挺多。单双休,一周单休,一周双休,说是公司规定。平时需要加班,因为工作量大。技能要求,工程师会售前售中售后一体化服务,需要懂网络(各大主流厂商设备)、安全(各类专业设备及等保服务内容)、存储(各大主流厂家设备)、主机(服务器及小型机等)、视频设备(监控、大屏及附属设备),其他相关的系统也要会。以上各类项目的技术方案需要写,应该还要去招投标。只是去了解了下,谈到休息日的规定(单双休),连待遇都不想问了。 之后去和技术副总面试,说的就是上面这些要求,听了之后更让人无语,你这是招聘技术还是销售,反正我是没明白。估计是想用一个人的工资来完成N个人的工作,(销售、商务、全能型技术)这样不加班是不可能的。公司工作环境一般,第一次见拉了好多横幅(激励口号),连技术职位的要求(模板化)都印到走廊上,你可以想想,这家公司内部工作环境是什么样。不能明确工作范围,给不了详细的薪资待遇(人事和副总都没提,等你去问),你会去这样的地方吗? ...查看更多
2 年前 发布
【系统集成】面经分享
1189
面试了职位:系统集成
确定通过
面试岗位:嵌入式软件工程师一面:HR电话面,问了一下基本情况,什么时候毕业。然后最后告诉我给我安排面试的时间。二面:二面在三天以后,面试官是个女士,属于部门的主管。主要问的内容是我的实习和毕业设计。并且对我毕设做的深度学习相关的内容很感兴趣。问完以后面试官还问我觉得毕设的结果有哪些可以 提升的地方。最后,面试官问了说部门现在在和北京奥迪合作,愿不愿意去北京工作。我说因为牵扯到落户问题,表现出不太想去的样子。然后就没有下文了。...查看更多
2 年前 发布
快手异构计算工程师一面二面
匿名用户
面试了职位:异构计算硬件工程师
确定通过确定通过
一面,一个小时:先是自我介绍,提问:询问项目,包括本科比赛、研究生项目、比赛项目提问大概1、CPU、GPU、FPGA架构区别2、C++ 用过的STL数据结构3、进制转换时候、二叉树遍历 一般用什么数据结构手撕代码1、verilog,四分频2、C++ vector 初始化二面,一个半小时:先是自我介绍,然后verilog基础1、数据类型 reg wire2、wire数据类别3、reg wire 未初始化是什么4、三段式状态机是哪三段,和二段式区别手撕代码:1、verilog 模6计数器输出格雷码格式的编码(一开始以为是格雷码),注意5到0时候也要符合格雷码要求2、上述功能用最少的触发器实现,最少3个提问:项目询问,问的很细,包括体系结构,神经网络架构,项目IOU,FPS等问了两个项目后,让我展示一个自己最好的项目,要求有PPT或者word展示。之前没准备,拿了论文的PPT手撕代码:c++实现计算IOU...查看更多
2 年前 发布
深圳英伟达硬件系统工程师面试
匿名用户
面试了职位:系统集成
确定通过确定通过
看了诸多大牛的面经吓得不行,一面的时候是两个工程师同事,从linkin上面看他们也都有十五年的经验了,通过思科的webex meeting进行的,视频面试。首先是英语,让我讲讲这一年来的自我感觉进步大的地方,磕磕巴巴说了一下,然后开始问,因为我是做电源的,所以关于电源问的多,对于图形卡之类的供电都是低压大电流的buck,所以比较轻松。 但是他们不在意电源的结构,他们更在意电源的性能,比如问我如何抑制尖峰电压,如果考虑散热,以及RLC的选取等等,包括电感饱和电流的定义,以及电感的啸叫问题,以至于最后我都答到了磁畴翻转摩擦和导线的洛伦兹力去了,基础知识不过关肯定是不行的,问的很深,但我都答上来了。另外就是自己不涉及的就直接说不会,不然不懂装懂就出洋相了。一面大概一个半小时,聊的很愉快,第二天HR就打电话约我二面了。 二面压力比较大,因为这是他们的部门领导,上来就问我如何解决transient noise,我说从电源设计出发,从控制环路考虑,结果答错了,他希望我说的是负载瞬变,di/dt大引起的响应不够。需要考虑输出电容,根据波形来选择esr和rsl等,尴尬。但主要是我也没涉及到这方面。后来还问了我关于信号完整性的问题,比如串扰的产生,以及如何解决,pcb的叠层影响,介电常数等。但最后还是过了,他说他看中的是学习能力。他就是终面了。各位加油吧。 ...查看更多
2 年前 发布
2
说明:FPGA开发面试经验内容由看准用户自行上传,仅代表内容发布者个人观点。看准网对相关内容的展示并不代表认同其观点。请用户在使用相关信息或依据相关信息作出决策前自行进一步核实此类信息。
寻找更多岗位洞察

小程序

看准APP

公众号

看准公众号

APP

看准APP