西安诺瓦电子科技有限公司

一面 一面是技术面，先自我介绍，然后开始问一些技术性只是，涉及数电，verilog。时钟同步，异步同步，区别会哪些技术栈，在做项目中有没有遇到什么难以解决的问题。讲一下项目，深问。等等测评会刷人，是SHL测评，整体时间非常紧凑，来不及做完所有题。二面是综合面，自我介绍，介绍完闲聊一些问题，之后开始项目深问，问了很多相关内容。总体和一面有点像。

公告显示一共二到三面，三面原因有三：一可能是因为前两面对你的评价不一，对你态度摇摆；二是可能觉得你可能不太适合该语言，考虑换方向，例如软件从C换到Java；三就是sp，牛掰的人给你加面，当然也加钱，sp研发的薪资为25-30w。7-21投了简历，投了数字ic和FPGA，ic先做的笔试，因为第一次做这玩意，也没复习，笔试挂了。八月初接到fpga的笔试题，选择，判断，简答加手撕代码，45分钟，体量很大，最后代码一个五分频、一个密码锁，都挺简单，但是短时间内写出来不容易 ，尤其是网页不同于quartusII，必须把字母敲全，比较麻烦。    结果很快出来通知参加综合能力测试，就是外企/大厂/四大所用的SHL测试题，安排日程，逻辑推理，产量计算等等，36分钟24道题，没做完 大概做了21道左右，主要前面正确率高一点，估计到75%左右。   7号一面，只要问简历上的项目，结合项目谈了fpga相关的知识，DDS信号发生器（简历项目涉及到）、如何提高该发生器的精度、FPGA的开发流程、复位方式、8bit有符号位数的范围、使用FPGA的型号、将时钟频率从50MHz提升到300MHz现有的系统需要有哪些改动等等。结果很快出来，然后通知12号二面。   12号二面其他人都是一个面试官，我有两个，一个主问、另一个可能是主管或者小领导。二面纯唠嗑，从项目出发，介绍你在项目中的职责、项目分工和项目中遇到的一些问题，以及是如何解决的。你认为你可以胜任工作中的哪些任务、你的职业规划，如果现在给你一个项目，你打算怎么入手，目前写了大概多少行代码，这些代码是如何保存到。这些都是主问的主考官问的，旁边的人负责点头，然后旁边的人补充了两三个问题，问了期望的工作地点，还有啥给忘了 ，最后问有没有什么要反问的，我反问了一个问题结束二面。然后第二天显示二面通过，就开始漫长的等待，8.20，历时一个月，收到了录用意向书，具体薪资还没谈。整体过程面试官非常和蔼，无压迫感，面试难度较好。

简历投的是提前批，因为诺瓦感觉真的很不错，事实证明整个过程无论是群里HR解答问题还是面试老师都非常负责专业目前是一面，主要是问项目，问的很细，能看出来面试老师对项目中的接口协议很看重，问了网口UDP和SPI，串口等。硬件方面问了一些DDR与FPGA之间的布线规则，比如组内和组间是否需要等长处理等随后问了一些基础知识，状态机一段三段的区别，fpga内部资源，跨时钟处理方法等后半段主要问的是时序约束这一块，从基础的建立保持时间到后面的时序约束的步骤过程，然后交流了SDRAM关于使用随路时钟的可行性，面试官讲这个问题讲的很详细，后面我又请教了关于自己课题中ddr3采用什么样的方式将5路数采信号的离散数据写入以及后面如何读出，面试官老师说轮询，讲了很多，奈何自己真的菜，没听大懂

诺瓦一面（FPGA开发）：自我介绍项目提问：1、项目用到哪些芯片，系统时钟，资源占用2、介绍下系统中用到数据缓存的模块，哪些部分在ps侧完成，3、PS和PL通信使用什么接口（axi和emio）问熟不熟悉axi44、后续如果还要优化，哪些地方可以优化5项目中遇到的难题，如何克服问的比较常规吧，结合项目来问的，可能我比较水，大概20分钟就结束了

首先先介绍自己，然后就你的项目提问题，由于自己的项目都是有关传统通信的，可能面试官也不了解，问的问题都比较浅显，也能回答上来，接着就会问一些基础知识，问到时序优化和约束的时候，这块内容在项目里确实用得挺少的，我回答的也不多，就感觉面试官想了解的我知道得太少了。

面试比较正式，面试官很友好先自我介绍，然后问项目，再根据项目的内容问八股文，最后让你提问

一面填写个人资料，然后会有技术主管来面试你，谈点与技术有关的话题，主要的问题还是结合他们的产品来谈的，所以可以去他们网站看看产品，这样面试就会胸有成竹。二面为技术总管面试，一面完毕后，二面会打电话通知，还是谈一些技术问题，但是没有一面那么深入。三面为HR面试，主要谈薪资什么的。