逗逼的IC面试过程—ASIC Physical design对于NVIDIA有着一种特殊的情怀,那是真正技术牛逼的人才能进去做研究的地方,我认识的几个物理大神都在NVIDIA,8月底的时候,有一个师兄群发邮件说可以内推,当时正纠结于写论文。后来已经敲定去其他公司了,这边又有第二轮内推,昨天下午三点终于等来了梦寐以求的面试,好开心,刚开始很激动,很兴奋,同时也有点紧张,在面试的同时还给自己录了一段音,突然发现我紧张的时候咬字是那么的清晰,到后面慢慢不是那么紧张了,说话反而没有之前清晰了,以后还是紧张点好哈哈~~从来没有对一个面试这么用心过,反复的查资料,熬夜看书。虽然还只是一面,但我觉得不管走到哪一步已经都很开心了。
面试我的是一个姐姐,声音很温柔说话不急不慢的,很有耐心,问的问题如下:你对我们team,了解吗?幸好在面试之前又来看准网看了一遍,正好有一个同仁也被问到这个问题吗,还说了答案真好,我直接说该部门分为网表、timing、flow三个部分,后来才知道其实是网表检查,时序收敛和与DFR等其他人的协作检查等。第二个问题问我为什么实习的时候找了FPGA相关的工作,我说我们之前实习的时候招聘的大多是后端,我对前端比较感兴趣,给自己挖了一个坑啊,我明明来应聘的是后端,又问那你为什么要来应聘后端呢?我说我都想兼顾一下,不能只做哪一块。一直说啊说啊,感觉好像没太把她说服吧,他最后说了一句好吧,~~~~~然后就是问项目,可能对我的项目不是特别懂,稍微介绍了一下,问了一点我的技术难点在哪,然后就开始问基础的东西了。比如:setup time和hold time ,以及这两个违约时该怎么解决?还有就是同步逻辑和异步逻辑的区别,跨时钟域处理等,对了还有FPGA和ASIC的区别,我当时不知道在想什么总是一直在那说跟FPGA设计和IC设计的区别。。。。。答非所问啊,对自己的表现不是特别满意。很懊悔~~~~应该仔细听清楚题目再去回答,着什么急嘛。希望来这边把自己当面试经验分享出去能帮助更多的人。同时给自己攒攒人品。
面试感受:一般;面试难度:有难度;面试来源:内部推荐
共1个问题,1条回答
Q:ASIC和FPGA的区别?