锐迪科微电子（上海）有限公司面试经验

主要面试的是技术问题，探讨了一下研究生学习期间做的课题，细节面试官问得很细致，对我的启发很大。面试官态度很好，面试过程中遇到不明白的问题也会启发我。

分笔试与面试 ，笔试搞了很多题目让你做 ，这些题目很多是网上找的 ，估计笔试自己也搞不定，他们主要找的wifi工程师，偏协议栈。

画出自己项目的设计框图；回答面试的人的懂的点的细节；回顾自己所做的项目；说出哪些内容是自己编写的，哪些内容是利用的IP核。

面试约了一个微妙的时间，去的时候前台没人等了很久，后来人事出来了，然后直接去面试；面试由人事领导，以及一位大老板面试，大老板问问题较犀利，不过大老板还是认为自己的企业还是很牛气的，但是态度较为不喜欢，问人力资源部架构，最后也没有讲的很清楚，总的来说较为的微妙，尴尬。。。

首先是宣讲会结束后笔试，然后第二天面试，说了项目，然后出了2个题：1、8bit one_hot码判断的Verilog编写，并估计DC综合门数，DC如何优化 ；2、FIFO深度，常见题目二面，三面，主管面在上海，二面，三面又是说项目，但是竟然会让我画出每一步的时序。后来让我画前导1电路图，看我知道AHB，让我画AHB时序图。然后让我写符合DC识别时钟门控的Verilog，一开始写错了，主管就随便聊聊。感觉公司比较看重DC如何实现和优化Verilog的。

难度不大，硬件老大人特别好，入职之后给我的帮助特别大，技术面难度并不大，只是基本的二极管三极管问题。