海康威视

流程很快，沟通也快。笔试时间大概70分钟，两部分，第一部分是专业笔试 包含简答题和编程题，我做的慢比较匆忙；第二部分是性格测试题。一对一技术面，自我介绍，介绍一下自己最熟悉的项目，简单描述一下各个模块，哪部分设计到流水线设计，项目中遇到的困难，等等，最后反问。30min左右。一对二技术面，自我介绍，项目详细描述，各个模块，项目实现效果等等，有点忘记了，反问。自我介绍，考研成绩、为何转专业，加班的看法等。面试官都很nice。小鸟流程很快不拖拉，这点很好。总之，面试不要紧张，一定要对自己的项目熟悉。

面试过程：群面十一个人一组，无领导小组讨论，这个面试技巧可以自己体会，吸取经验。只要在讨论过程中积极发表、分享自己的观点一般就可以通过的。但是也不能太自负，以为表现自己。一对一面试：自我介绍，随便说。然后面试官会根据你自己建立上的内容提问，比如实习经历，校园经历这些。这个内容自己应该提前准备该怎么说，或者怎么说清楚，让面试官产生兴趣。面试官问的面试题：第一个问题是我的实习经历，让我简单介绍一下。第二个是在学校外联部的工作经历，介绍干了什么。第三个是对技术支持这个岗位的理解，然后是对售前技术支持的理解（这个开始没有充分了解，回答让面试官很不满意）第四个是有没有关于海康威视的问题。

一面 技术面试 一些技术问题 数量较多 主要是针对简历上的项目和你描述的技能HR面试（1）为什么想着做技术支持，而不是研发呢？（2）用一个词语形容你自己的特质？为什么要用这个词呢？（3）憧憬一下五年后的你和生活（4）为了达到这个目标，你觉得最大的限制阻力是什么？用一个词语描述。理由是什么？（5）你怎么看待技术支持这个工作？（6）形容一下你的家庭？（7）你可以向我提问三个问题

 一、自我介绍和项目经验面试开始，首先面试官要求我简要介绍自己和我的项目经验。我向面试官展示了我的技能和项目经历，特别强调了我在数字电路设计和 FPGA 开发方面的经验。二、数字电路问题面试官问我解释D触发器和 JK 触发器的区别。我简洁地解释了两者的工作原理和时序特性。面试官询问了我一个组合逻辑电路的设计问题：实现一个2-4译码器。我用 Verilog 代码给出了一个简单但完整的实现。三、FPGA 相关问题面试官问我 FPGA 是什么以及 FPGA 的优势是什么。我解释了 FPGA 的定义和它与 ASIC 的区别，并列举了 FPGA 的灵活性、可编程性和快速上市等优势。面试官询问 FPGA 内部资源的组成，以及 LUT 是如何工作的。我解释了 FPGA 由可编程逻辑块（CLB）、I/O块、时钟管理器和全局资源组成，并简要描述了 LUT 的查找表功能。四、FPGA 设计问题面试官给了我一个 Verilog 模块的代码，并要求我检查其中的潜在问题。我仔细阅读了代码，并指出了一个可能导致时序问题的地方，并提供了一些建议来改进代码。面试官让我描述一下 FPGA 的时序约束和如何设置它们。我解释了时序约束的重要性，以及如何使用约束文件来确保设计在时钟频率和时序要求下正常工作。五、开放性问题面试官问我在项目中遇到的最具挑战性的问题是什么，以及我是如何解决的。我向面试官详细描述了一个复杂的时序问题，并介绍了我通过优化代码和时序约束等方法成功解决的经历。面试官询问我在设计中遇到的性能瓶颈和优化策略。我提到了一个需要改进性能的模块，并说明了我通过并行化和优化算法等方式来提高设计性能的过程。

面试官很好， 一对一。 大概是项目和八股部分五五开。八股这部分是一个一个大致抽着问，问到你不会就换下一个。项目这块提问完之后，就开始基础知识的提问了。C++这里主要提问的也比较简单： 虚函数 多态 析构函数可以为虚函数吗？  纯虚函数？ 模板？ 了解常用排序算法吗？ 讲讲三次握手，多线程多进程这块掌握的怎么样。

找到了在裡面工作的工程師 要到了內推碼 雖然還是收到了測評通知（優招不用參加測評的）所以就忽略了短信 之後在某個時間點突然收到了電話一打來就說要電話面試 嚇得我一個措手不及主要就是讓我介紹了一下項目就問項目過程中有沒有遇到問題跟解決方法 然後就結束了過了幾天就發了短信 表示涼涼

总共3轮吧，第一轮电话面试，惯例自我介绍，然后说个自己最有成就感的项目，会问的很细，除了具体技术细节还有比如:为什么最有成就感，有什么难点，为什么难，怎么解决的，项目有什么创新，有什么成果，思路，不一定要是职位相关的项目。 第二轮三轮武汉面的一起的，一轮是HR,就是尬聊，看你的经历和性格，这个吧，我是顺其自然的，不前后矛盾就行。一轮是技术面，笑嘻嘻的感觉很自信，看样子是个pl，觉得我项目水，让当场写个代码，太紧张没写出来，被鄙视了，最后我问了问怎么做就byebye了。 目测要跪，希望后来者吸取教训吧。