晟矽微电子数字IC前端设计面试经验

下午一点钟过去就开始做试卷，HR拿了张试卷勾出大概一半的题，题目都是关于数字电路设计的题，现在还记得有用CMOS画出Y=AB+C, 用CMOS传输门和非门构造上升沿触发器，还有三个Verilog题，难度一般，最后还有写出集成电路设计流程和每个过程使用的工具或软件，等等。做完试卷是一对一面试，面试还是问了一些专业的题，什么锁存器触发器，分频什么的，另外就是问简历上的东西，因为我不是这个专业，知识都是自学的，所以他问的很多实际的东西我都不知道，比如问我用什么软件的时候怎么样。最后感觉不好，两天后收到短信被拒。